为了满足增加通信带宽的需求,正在部署设备以提供更高的速度,更高的性能和更灵活的网络.这种过渡对用于为负责交换,传输,处理和存储网络流量的设备提供定时和同步的时钟和振荡器提出了独特的要求.Silicon Labs提供低抖动,灵活的频率,易于定制的定时解决方案,可简化设计,最小化成本并提高系统可靠性.

低抖动,灵活的频率和易于定制的解决方案可简化设计并最大程度地降低交付高性能网络通信解决方案的成本.

当今对网络带宽的日益增长的需求推动了数据速率的提高,同时增加了对网络频率和GPS相位同步的需求和IEEE1588.要满足最新的高带宽网络的时序要求,【】石英晶振和时序源必须同时具有极低的抖动支持低至0.001Hz的低PLL带宽.Silicon Labs的DS PLL系列是独特地设计以满足这两个要求.本文件概述了时钟光学和无线最新应用必须考虑的树因素交流,同时提供指导以帮助选择合适的Silicon Labs石英贴片晶振产品.

1.抖动与漂移

为了满足SyncE,SONET/SDH和IEEE1588等标准的同步时钟需求,必须同时抖动和漂移最小化.根据ITU-T的定义,抖动是石英晶体信号中的相位变化,其频率分量与信号之间的偏移大于10Hz.载频相反,漂移是时钟信号的相位变化,其频率分量小于10Hz偏移从载波频率开始下面来自Si5348器件的相位噪声图可识别漂移和抖动成分.

图1.1.Si5348相位噪声,抖动和漂移

请注意,在比较抖动规格时,必须指定积分范围.行业和Silicon Labs使用范围从12kHz到20MHz以指定Si534x/8x【】晶振的抖动.高速Ser Des设备通常具有必须满足的抖动规范为了达到期望的误码率限制,必须满足.

可以使用最大时间间隔误差（MTIE）和时间偏差（TDEV）方法来测量漂移.ITU-T等标准G.8262（SyncE）为实现合规性规定了MTIE和TDEV的限制.

图1.2.Si5348MTIE/TDEV性能与G.8262限制

2.Si534x振荡器中的相位噪声,抖动和漂移

2.1单参考抖动衰减时钟定义

诸如Si5342/4/5/6/7之类的Silicon Labs产品被认为是“单参考”抖动衰减时钟,因为它们具有一个输入用于连接到XA/XB引脚的【】石英晶体谐振器或振荡器.参考输入确定设备的频率稳定性,它还确定了高于PLL带宽的偏移频率处的相位噪声性能.

图2.1.Si534x单参考抖动衰减时钟带晶体输入图2.2.Si534x单参考抖动衰减时钟带振荡器输入

2.2具有晶体输入的单参考时钟相位噪声

单参考抖动衰减时钟将衰减所选PLL带宽以上的相位噪声.因此,如果使用高于10Hz的带宽,则该设备将仅衰减抖动.如果使用低于10Hz的带宽,则设备将同时衰减漂移和抖动.衰减的幅度由PLL的传递函数决定,因此,在与PLL带宽相距较高的频率偏移下,衰减更大.这些类型的时钟中的相位噪声源总结如下：

•在PLL带宽以上,来自输入时钟的相位噪声被衰减.输出时钟相位噪声受质量的影响参考晶体,振荡器电路和VCO.

•在PLL带宽以下,没有相位噪声衰减.因此,输入时钟的相位噪声会添加到相位中振荡器电路和VCO产生的本底噪声.

下图说明了使用1kHzPLL带宽的单参考时钟的相位噪声源：

图2.3.从晶体的单参考时钟测量的相位噪声

2.3具有振荡器输入的单参考时钟相位噪声

可以将【】TCXO晶体振荡器或OCXO振荡器代替Si534x器件上的XA/XB参考输入连接.在这种情况下,连接到XA/XB的振荡器将确定PLL带宽以上的相位本底噪声.因此,以下建议如果希望在振荡器连接到XA/XB引脚时从Si534x获得低抖动输出时钟,则应遵循：

•必须使用低相位噪声振荡器

•振荡器的时钟输出应具有相当快的压摆率.为了获得最佳性能,请不要使用具有截波波形输出的设备.相反,建议使用具有CMOS输出的振荡器.

应该强调的是,大多数商用振荡器的抖动性能将与Si534x的抖动性能不匹配.为了获得最佳的抖动性能,Silicon Labs建议使用具有单参考时钟的晶体,或者使用以下各节中介绍的双参考时钟之一.

图2.4.使用振荡器从单参考时钟测量的相位噪声

当使用连接到XA/XB引脚的【】Silicon晶振,晶体振荡器时,请确保检查Si534x振荡器数据表的最小和最大输入限制频率以确保可以支持振荡器的输出频率.

2.4从单参考时钟产生漂移

对于低于40Hz的带宽,晶体可能会因温度变化和物理振动而产生较大的相位噪声瞬变.这些瞬变会导致在低于40Hz的失调频率下输出时钟相位噪声性能不佳,以及MTIE/TDEV性能.即使它也会影响10Hz以上的抖动,有时也称为“晶体漂移生成”.这个如下图所示：

图2.5.XA/XB上具有晶体且带宽<40Hz的相位噪声性能

由于这些原因,当为SyncE,SONET/SDH使用PLL带宽低于40Hz的单参考抖动衰减时钟时和IEEE1588应用程序,Silicon Labs建议将TCXO温度补偿晶振或OCXO【】恒温晶体振荡器连接到XA/XB引脚,而不是晶体或XO.TCXO或OCXO将不会表现出这些相同的相位噪声瞬变.

图2.6.推荐将TCXO晶振或OCXO晶振用于<40Hz的带宽

2.5单参考时钟中的保持频率平均

对于包括SyncE,SONET和SDH的应用,当时钟无效时,这些应用需要PLL进入保持状态,因此Si534x设备提供历史频率平均,以计算进入保持状态期间的初始频率偏移.保持电路Si534x内部的每个DS PLL最多可存储120秒的历史频率数据,同时锁定到有效的时钟输入.该数据使用XA/XB输入作为参考.进入保持状态时,DS PLL会将其输出时钟频率拉至计算出的平均值历史频率.这样可以消除连接到XA/XB的本地振荡器上存在的静态频率偏移,从而提供更大的保持精度.

在TCXO温补晶体振荡器或OCXO恒温晶体振荡器与Si5342/4/5/6/7单参考时钟一起使用的应用中,必须将TCXO/OCXO连接到XA/XB参考输入,并且未连接到备用PLL输入.尽管可以将Si534x配置为自动当一个时钟输入发生故障时在时钟输入之间切换时,将TCXO/OCXO连接到空闲的PLL输入具有以下缺点：

•进入保持状态期间,保持频率平均功能将无法提供频偏.这将使其难以满足SyncE/SONET/SDH的保持精度要求,并且在进入和退出保持时可能导致较大的输出时钟相位瞬变.

•如果PLL带宽低于40Hz,由于【】石英晶体产生的漂移,漂移性能将很差（请参见部分）

•将TCXO/OCXO应用于时钟输入会减少可用于其他时钟的输入数量.

图2.7.TCXO/OCXO连接到Si5342/4/5/6/7,以支持SyncE/SONET/SDH中的保持功能

通过单参考时钟和双参考时钟,Silicon Labs Si534x/8x器件提供了灵活的选项,可以满足当今同步设计的需求.有关双参考时钟的更多详细内容可登入官网查看.统一电子代理Silicon晶振,Silicon【】贴片晶振,晶体振荡器等产品,拥有丰富的产品资源,保证全新原装.