高稳定性压控振荡器的分析用于低带宽PLL

对于低带宽PLL,高Q控制振荡器(CO)因其低增益而成为首选器件稳定性高.本文讨论了两种不同的实现方式电压控制振荡器(VCXO晶振)的思路,基于变容二极管和基于PLL的.它还讨论了数字控制振荡器(DCXO)增加系统设计的灵活性和稳健性考虑到量化的影响,更新延迟,和循环过滤器实现循环性能.

1、简介

高稳定性受控振荡器(CO)用于同步或抖动清除用于网络的PLL,电信,视频/音频和仪器应用.这种PLL通常具有非常低的带宽,例如更少超过1kHz,滤除大部分相位噪声和来自参考输入时钟的抖动.这些电路使用高Q机械谐振器实现非常低频率控制增益和高稳定性设计稳定的低带宽PLL所必需的.

两个主要的高稳定性受控振荡器如下.

1.基于可牵引的压控振荡器高Q谐振器(VCXO)

2.基于高Q值的数字控制振荡器谐振器(DCXO)

VCXO或VCXO的固有频率稳定性DCXO有源晶体振荡器可以针对需要的应用进行改进当PLL的输入是非常严格的稳定性中断,受控振荡器有效自由运行.示例包括同步器和重新SONET和电信应用中的定时器-持有-过功能.在这种情况下,机械谐振器频率通过温度进一步稳定补偿技术(VC-TCXO或DC-TCXO)来校正温度或频率的频率变化烤箱控制技术(VC-OCXO或DC-OCXO)稳定谐振器温度并避免基于环境变化的频率变化温度.

最常用的高Q谐振器基于其中之一石英晶体或微机电系统(MEMS)谐振器.这些谐振器依赖于石英晶体或硅的机械性能材料,分别实现高Q.石英共振-ators基于压电现象运行.这些谐振器在产生最大电流时机械应力在共振时施加在它们上面频率.相比之下,目前商业化可用的MEMS谐振器使用静电激励产生高Q振荡.

高稳定性CO使用两种主要的频率方法控制如下所列：1.拉动机械谐振器频率直2.使用高分辨率PLL拉.

上述频率控制装置提供不同的-影响设计的特性和优点使用它们的低带宽PLL的性能.本文分析了这些特点和优点检查由此产生的利弊.

2、VCXO架构和规范

在解释之前的架构和功能之前不同类型的VCXO压控晶体振荡器,让我们定义关键的VCXO规格如下：

拉动范围(PR)：全输入电压的频率控制范围标称条件下的范围.

绝对拉力范围(APR)：完整的保证频率控制范围运行条件范围,包括温度,老化和电压/负载变化.APR计算为PR减去任何振荡器频率稳定性其他因素.

VCO增益(kv)：给定输入电压的频率变化率tage变化.该比率表示为Hz/V或PPM/V.

近距离相位噪声：频率下的相位噪声偏移低于10kHz偏移,通常由输入电压控制噪音敏感度.

2.1VCXO压控石英晶体振荡器架构

VCXO使用两种频率控制方法之一下面列出.

⑴.拉动机械谐振器频率值

这种VCXO的一个常见例子是a具有共振频率的石英振荡器通过改变分流器来控制淬火电容.通常,电容是控制-用变容二极管带电压导电,屈服VCXO设备.此示例显示在图1.

⑵.使用PLL拉

在这种架构中,稳定的石英晶体振荡器输出驱动高分辨率PLL,通常是小数N分频PLL实现足够高解析度.驱动PLL调制器使用模拟到数字的模拟时尚转换器(ADC).这种架构如图2所示.

图1：基于拉动谐振器频率的VCXO

2.2基于变容二极管的VCXO晶体振荡器

这些VCXO晶振使用变容二极管来“拉”a的频率石英振荡器已被广泛应用于很多应用.但是,它们的使用需要仔细权衡噪音,APR和Kv.通常,它是最好选择目标APR的最低Kv以最小化相位噪声影响并提高PLL稳定性.可调节拉伸范围宽于+/-100ppm对相位噪声性能产生不利影响或设备的可靠性/质量.Kv线性度与控制电压相比,在10％的范围内完全影响PLL带宽和稳定性工作范围.

2.3基于PLL的VCXO晶振

基于PLL的VCXO晶振使用由高速分辨率驱动的PLL高稳定性振荡器,如MEMS-或石英-基于振荡器,如图2所示.频率控制功能通过ADC实现数字化输入电压并驱动小数N.PLL调制器.该架构提供以下功能好处：可以容易地实现0.1％至1％的Kv线性.可以实现宽拉力范围(>1000pm)在不影响MEMS质量的前提下或基于石英的振荡器.

图2：基于不可拉动谐振器的VCXO和高电平分辨率PLL

但是,这样的VCXO晶振确实需要额外的ADC和分数PLL电路.ADC数字分辨率是通常设计为低于热噪声交流电路.ADC之后是低通滤波器以最小化热量和量化噪声.整个电路允许有效的无限分辨率由于热噪声的抖动效应.因此,从应用的角度来看,没有直接模拟控制和使用这种控制之间的区别ADC在频率控制分辨率方面.

ADC噪声对近场相位噪声的影响取决于拉动范围.拉动范围越高,输出对输入噪声更敏感.对于低拉动范围,在±50ppm或更低的范围内,噪声影响通常是最小的,意味着近距离相位噪声主要由振荡器相位噪声决定.

Vin噪音影响与比例增加拉动范围,每拉动一次大约6dB范围.基于变容二极管的石英也是如此压控石英振荡器.因此,在近距离之间存在权衡两种类型的VCXO中的相位噪声和拉动范围.

3、低带宽PLL中的3个VCXO振荡器

低带宽PLL可以实现两个主要方面方法：

1.使用相位检测器和/或电荷泵接下来是非常低带宽的模拟环路滤波器如图3所示.环路滤波器R.由于低,C值通常非常大带宽.

图3：带VCXO和模拟环路滤波器的低带宽PLL

2.使用带数字输出的相位检测器.在FPGA中实现环路滤波器并使用用于驱动的数模转换器(DAC)VCXO如图4所示.

图4：带VCXO和数字环路滤波器的低带宽PLLs

第二种方法因为过滤器而更灵活可以通过软件轻松修改.但是,它需要额外的DAC电路,可以是a接下来是简单的脉冲宽度调制器(PWM)电路通过电阻-电容(RC)滤波器.

4、DCXO振荡器架构

DCXO也可以通过两种方式实现.

1.通过切换拉出石英谐振器频率一系列并联电容数字化为如图5所示.

2.使用高分辨率PLL从属于高Q值振荡器.如图6所示,频率控制功能是通过直接驱动实现的PLL反馈分频器的数字输入或小数N分频PLL调制器.

图5：基于谐振器拉动的DCXO

图6：基于高分辨率PLL的DCXO

DCXO在优化方面具有最大的灵活性关键控制振荡器参数.优点低带宽PLL中的DCXO是：

①极其线性的特性.线性相反,优于1％是容易实现的通过变容二极管获得5％至10％.

②用户可编程Kv

③Kv和APR之间无权衡.该可拉动谐振器趋于变得不太稳定过温.这需要更大的吸引力范围和Kv达到目标APR

④由于没有降低近距离相位噪声输入电路模拟噪声

⑤拉动范围和相位之间无权衡噪声

⑥没有用于数字到模拟的附加电路转换或板载模拟滤波器

此外,DCXO振荡器允许动态控制循环使用FPGA或微控制器(uC)的带宽.对于例如,可以将带宽设置得更高以减少锁定时间然后减少,以改善跟踪动态和稳定.但是,使用DCXO进行设计需要注意使用VCXO时不相关的问题.

5、将DCXO振荡器用于低带宽PLL

DCXO的输出频率由写入控制到设备的一些内部寄存器.该需要考虑的DCXO特性PLL设计如下：①频率控制分辨率②频率更新率④频率更新延迟

频率分辨率和更新的组合速率决定了由于的附加相位噪声量化噪声.图7显示了模拟结果用于10MHz DCXO的近距离相位噪声不同的决议.这个模拟假定了更新率为25000 update/s.如图所示,加性相位噪声在频率上开始占主导地位使用100ppb(1e-7)DCXO偏移低于10kHz解析度.DCXO有源晶振量化噪声的影响是低于或稍高于天然相位噪声大多数基于MEMS或石英振荡器的分辨率为10bbp(1e-8).在这个级别,DCXO量化噪声对相位噪声影响很小性能.今天的现代DCXO,如来自SiTime的高精度SiT3907,易于提供1ppb或更高的分辨率,有效消除任何量化对输出相位噪声的影响.

图7：不同频率的量化诱导相位噪声DCXO控制分辨率

更新率也可能是一个重要的贡献者最后阶段的噪音.通常,低更新率会导致来自相位检测器和环路滤波器的误差信号由DCXO整合很长一段时间导致更高的相位噪声.图8中的模拟显示了DCXO的更新速率的影响分辨率为1ppb.这种模拟表明即使更新速率在2500 update/s范围内就足够了确保量化噪声不会影响整体相位噪声.

图8：DCXO更新速率对近距离相位噪声的影响

低带宽PLL稳定性也需要在使用DCXO时考虑.除了循环过滤器响应,DCXO振荡器的更新速率和延迟有助于循环的整体稳定性.为一个保证稳定运行,通常是更新速率并且更新延迟的倒数应该至少为10比目标环路带宽高出一倍.这意味着对于1kHz环路带宽,更新率应该是高于10kHz,更新延迟短于100我们幸运的是,DCXO可以支持这样的规格可从多个来源获得.

DCXO输出频率可以通过控制离散的步骤.这导致了什么问题一旦PLL环路锁定,频率误差就会出现条件.这与DCXO分辨率有关更新率.实际上,低带宽PLL环路将导致输入处的高斯噪声DCXO振荡器.DCXO平均了这个噪音.频率误差可以计算为量子噪声DCXO的输入除以平方根频率误差是平均值的次数.对于例如,对于分辨率为1ppb和的DCXO更新速率为25000 update/s,量化引起的1s间隔的频率误差是：1ppb/sqrt(25000)=0.006ppb.

在更长的时间间隔内,频率误差减少甚至更多.这种低频率的频率误差允许在要求严格的应用中使用此类DCXO像电信这样的频率非常紧张锁定是必需的.使用DCXO时的另一个实现问题是相位检测器的选择.两个有吸引力的选择：1.使用可以的高速相位检测器(PD)以输出频率运行.2.将输入和输出路径分为相位检测器并使用低速相位检测器.