Q-Tech高耐压性与COTS振荡器

Q-Tech和商用振荡器之间有着无数明显的差异，这是最简单的从表演开始。对于时间保持和精确应用，以及相位噪声和抖动特性可以显著地改变电路的输出。
振荡器的相位噪声和抖动经常导致相位的错误检测当使用相移键控（PSK）数字调制时。在数字中通信，例如，在使用8相PSK的情况下，最大相位容差为±22.5°，其中±7.5°是典型的允许载波噪声贡献。例如，由于相位偏差的统计性质，如果存在1.5°的相位偏差，则超过的概率±7.5°相位偏差为6 X 10-7，这可能导致在许多情况下显著的误码率应用程序。因此，最小化相位噪声和抖动在现代技术中越来越重要电路应用。关于振荡器，相位噪声和抖动在很大程度上取决于晶体及其在振荡器内的设计和组装。水晶处理和这种设计对于普通的商用时钟晶体振荡器来说并不容易，而且需要Q-Tech等高可靠性公司的专业工程和制造。这在使用开放式空白晶体的设计中尤其重要，而不是包装不同种类Q-Tech的晶体制造工艺有着40多年的历史和产量用于最苛刻的应用，从高温井下到深空航班同样的制造和晶体设计团队负责监督Q-Tech的所有晶体操作，无论最终用途如何。
即使如此，设计工程也发挥着重要作用，因为冲击和振动会产生即使在“低噪声”振荡器中也存在较大的相位偏差。此外，当振荡器乘以N，相位偏差也乘以N。例如，10-3的相位偏差在10MHz处的弧度变为在10GHz处的1弧度。如此大的相位偏移可以对系统的性能是灾难性的，例如那些依赖锁相环的系统（PLL）或相移键控（PSK）。低噪声、加速度不敏感的振荡器在这样的应用。Q-Tech根据封装使用各种晶体安装选项以及每个振荡器的应用：
-TO包装，带3个焊接镍夹

-立柱上带3点安装的DIP封装（用于QT1-QT3系列）
-扁平封装和DIP封装，带3或4点郁金香夹安装（30多年太空遗产）
-带4点桥接安装的SMD封装
-带4点“画框”安装的LCC
-5x7mm陶瓷包装，陶瓷架上有2或4点凸耳安装
-Packaged Crystal 4点安装选项

商用振荡器的驱动电平依赖性也可以证明是高可靠性应用的一个问题。Q-Tech通过定制水晶配对来缓解这一潜在问题设计IC时的每个设计参数，同时防止冷启动问题如前所述。Q-Tech高耐压性与COTS振荡器.
活性下降是晶体电阻相对突然的增加，（扰动）石英晶体串联电阻随温度变化。通常，活动下降是由石英晶体中振动的干扰模式（耦合模式）。这些模式从主模式。因此，一旦耦合模式的频率与主模式的频率一致，耦合模式就会急剧增加主模式的电阻。这些干扰模式实际上是低频弯曲的高泛音（高达第50泛音）模式。由于温度系数非常陡峭，约为-20 ppm/°C，因此它们仅与用于相当窄的温度范围的主模式频率。干扰模式可以是然而，如果没有设计出来，耦合模式将导致活动下降。这些是通常温度相当窄（大约5到30°C宽），对于给定的设计，活动下降将趋向于大约相同的温度范围。因为耦合模式是基于石英的导致任何活动的下降在时间和温度上都是非常可重复的。请参阅下面的示例。
耦合模式的影响范围从轻微到灾难性，再到间歇性，取决于干扰模式的强度和应用程序的灵敏度是振荡器输出电平的变化（大约2到20ppm的频率偏移）。活动下降可能导致无数的系统问题，甚至可能失去锁相。活动下降的另一个原因
是粘附在晶体活性区域上或附近的粒子。这种类型的活动下降可能会改变随着时间、温度和时间。这些都会受到粒子变成从晶体表面分离或移动到另一个位置。这种职位变动可能因此，导致下跌变得更好、更糟或暂时消失，并有可能稍后重新露面。在Q-Tech，我们有能力围绕潜在的活动下降进行设计在我们的温度测试程序中筛选出它们，作为高可靠性设计方法的一部分和建筑。
Q-Tech的有源晶振老化方法带来了精确的制造方法和在商业领域无与伦比的大量测试和性能监控。实现Q-Tech凭借设计传统和专业知识，提供设计所需的准确性和精确性电气工程与内部制造相结合。Q-Tech的所有振荡器在严格的洁净室污染控制下在美国现场制造。之后振荡器组件完成后，Q-Tech能够根据MIL-PRF-38534和MIL-PRF-55310对B/H级和S/K级进行几乎所有的内部测试。测试变得极端这对于振荡器的老化特性至关重要的应用非常重要。Q-Tech测试在整个工作温度范围内使用单度扫描方法的所有设备增量。测试示例列表如下：

对所有Q-Tech B类振荡器进行的测试:

A组